Міністерство освіти і науки України Національний університет „Львівська політехніка” Кафедра ЕОМ КУРСОВИЙ ПРОЕКТ з предмету: “Системне програмування” на тему: “Розробка програми керування PCI пристроєм в операційній системі Windows.” Львів 2009 Зміст 1. Завдання на курсовий проект 3 2. Розробка драйверу пристрою 6 2.1. Створення INF-файлу 6 2.2. Створення діагностичної програми засобами пакету WinDriver 9 2.3. Розробка функцій драйверу 12 2.4. Розробка графічного інтерфейсу діагностичної програми. 13 3. Розробка віртуальної панелі керування пристроєм 16 4. Відладка та тестування програми. 17 5. Висновки 20 6. Література 21 Завдання на курсовий проект Варіант Пристрій Переривання Розташування даних Тип даних Тип обміну даними Конфігурування  24 Бітовий процесор  + Зовнішнє блок Пам'ять Програмне   Бітовий процесор «Цикловий синхронізатор» призначений для циклової синхронізації потоків даних І ,ІІ та ІІІ рівнів ієрархії. Пристрій забезпечує циклову та надциклову синхронізацію при прийомі цифрових потоків із швидкістю передачі до 40 Мбіт/сек.; Основною задачею пристрою циклової синхронізації є знаходження та адаптивне утримання циклового синхронізму, видача на подальшу обробку вхідного інформаційного потоку у супроводі тактової послідовності і циклових синхроімпульсів, які формуються на узгодженому місці в циклі. Пристрій працює у двох основних режимах: пошуку або перевірки наявності синхронізму. При цьому розуміється, що пристрій увійшов у синхронізм, якщо в режимі перевірки після закінчення пошуку на належних для них місцях виявляється задана кількість (поріг входу Пвх) послідовних синхросигналів (синхрогруп), та виходить з синхронізму, якщо пристрій не знаходить задану кількість (поріг виходу Пвих) послідовних синхроознак на їх місцях. В останньому випадку СХР-Ц знову переходить у режим пошуку. Тому пристрій має в своєму складі вузли пошуку синхросигналів та перевірки синхронізму. Крім циклового, необхідно забезпечувати ще й наявність надциклового синхронізму по тому самому принципу. Це викликає необхідність мати у складі пристрою окремий блок надциклової синхронізації. Структура циклу має в своїй основі умову, що кожному біту інформаційної послідовності ставиться у відповідність його місце (адреса) в циклі, починаючи з нульової адреси. Відповідно, кожна синхрогрупа має свою адресу, по якій її можна знайти в циклі. Для визначення цієї адреси СХР-Ц має відповідний блок. Програмованість СХР-Ц полягає в отриманні від керуючої ПЕОМ кодів значень основних параметрів синхронізатора, які можуть бути постійними для даного потоку або змінними. Ці значення параметрів зберігаються на час роботи пристрою в окремих регістрах. Тому в складі СХР-Ц є вхідний інтерфейсний блок.
“Схема структурна пристрою синхронізації” Блок БВП підключається до шин даних, адреси, керування і забезпечує інформаційний обмін між СХР-Ц та іншими пристроями, зокрема - запис в регістри пристрою значень параметрів і зчитування цих параметрів; Інші блоки повинні виконувати функції, що відповідають їх призначенню. Робота пристрою визначається наступними параметрами: Назва Діапазон Адреса** Значення Адреса частини СГ* 0...16383 28 Довжина циклової СГ 1...24 24 Довжина частини СГ 0...24 29 Кiлькiсть дозволених помилок 0...7 27 Довжина надциклової СГ 1...8 40 Кiлькiсть частин СГ 1...24 23 Маска надцикловоi СГ 0...255 39 Надциклова СГ 0...255 38 Порiг виходу цикловий 1...15 26 Порiг входу цикловий 1...15 25 Порiг надцикловий 1...15 41 Розподiл надциклових СГ 0...3 42 (В кожному, в кожному 2-му, 4-му) Розподiл циклових СГ 0...3 30 (В кожному, в кожному 2-му, Немає) Циклова СГ 0...16777215 21,22 Довжина циклу 1...16384 20 Адреса надциклового біта 1...16384 37 * СГ - синхрогрупа ** Адреса вказана в 10 системі числення . Параметри Адреса частини СГ та Довжина частини СГ - це ...